Design von Smart Systems

ESD: Neue Messtechniken sorgen für wirksameren Schutz

3.7.2017

Mikroelektronische Bauteile und Systeme werden immer kleiner und komplexer – das stellt auch den ESD-Schutz vor neue Herausforderungen. Viele etablierte Testmethoden stoßen dabei zunehmend an ihre Grenzen. Forscher der Fraunhofer EMFT haben neue Lösungen entwickelt, die genauere und reproduzierbare Messergebnisse liefern.

© Foto Fraunhofer EMFT / Bernd Müller

TLP-Testsystem zur Hochstromcharakterisierung von Schaltungen im ESD-relevanten Zeit-und Strombereich.

© Foto Fraunhofer EMFT / Bernd Müller

Entladung während der ESD-Belastung eines USB-Sticks.

Wer kennt das nicht: Man fasst an den Türgriff und bekommt ohne Vorwarnung »eine gewischt«, nachdem man zuvor über einen Teppichboden gelaufen ist. Schuld sind elektrostatische Entladungen (ESD), die durch ein Ungleichgewicht zwischen positiver und negativer Ladung zweier Objekte entstehen. Damit der Mensch eine solche Entladung spürt, sind um die 3000 V nötig. Halbleiterbausteine sind weniger hart im Nehmen: Bei ihnen können beispielsweise schon 30 V zu einer Schädigung oder Funktionsbeeinträchtigung führen. Oftmals verschieben sich dabei nur bestimmte Parameter, was beispielsweise zu einer höheren Stromaufnahme führt. Dies kann jedoch die Lebensdauer eines Akkus oder einer Batterie verkürzen.

Die Spielräume werden kleiner

Für neue Herausforderungen sorgt zudem der anhaltende Trend zur Miniaturisierung in der Mikroelektronik: Denn mit den immer filigraneren Strukturen der Bauelemente reduziert sich auch die maximal zulässige Entladespannung. Heute gebräuchliche Testmethoden stoßen zunehmend an ihre Grenzen, da sie die Realität oft nicht vollständig abbilden können. Beim oftmals eingesetzten CDM (Charged Device Model), bei dem ein Bauteil aufgeladen und anschließend entladen wird, kommt es bei- spielsweise oft zu schlecht kontrollierbaren Luftentladungen. Dies führt zu schwankenden Messergebnissen und schlechter Reproduzierbarkeit. Für den schmalen ESD-Toleranzbereich bei miniaturisierten Bauelementen sind jedoch absolut exakte Messungen unerlässlich. Forscher der Fraunhofer-Einrichtung für Mikrosysteme und Festkörper- Technologien EMFT haben mit dem so genannten Capacitive Coupled Transmission Line Pulsing (CC-TLP) eine Messtechnik entwickelt und patentiert, die eine CDM ähnliche Belastung mit wesentlich höherer Genauigkeit und Reproduzierbarkeit erlaubt. Das Bauteil wird zunächst kontaktiert und dann erst der Impuls ausgelöst. Ein weiterer Vorteil des CC-TLP liegt darin, dass die Tests bereits auf Wafern durchgeführt werden können, so dass frühzeitig Schwächen im Hinblick auf ESD erkannt werden.

Designbedingte Störeffekte spielen eine große Rolle

Die Anforderungen an Testmethoden auf Systemlevel sind noch um einiges komplexer, da es innerhalb des Systems zu Strömen kommen kann, die im Simulationsmodell nicht berechenbar sind. Die Münchner Experten haben daher ein erweitertes Messverfahren mit einem integrierten Stromsensor konzipiert. »In einem Fall haben wir auf diese Weise etwa herausgefunden, dass es an einem Luftspalt zwischen der Grundplatte des Messplatzes und einer Metallkappe des Systemgehäuses zu einer so genannten Sekundärentladung kam. Dabei sind unseren Messungen zufolge kurzzeitig extrem hohe Stromstärken um die 600 A geflossen «, erzählt Gruppenleiter Dr. Horst Gieser. Solche oftmals designbedingten Phänomene treten relativ häufig auf und lassen sich nicht kontrollieren. Umso wichtiger ist es, diese Störeffekte in die Analysen mit einzubeziehen, um wirksamere Schutzkonzepte zu entwickeln. Im zuvor beschriebenen Fall identifizierten die Forscher vier sensible Leitungen und integrierten an den kritischen Pins Widerstände. Dadurch konnten systematisch alle Störeinflüsse eliminiert und die Robustheit des Systems erhöht werden.